Perancangan Pll Bertingkat Berbasis Fpga Pada Frekuensi 180 MHz Dan 2,8 GHz Untuk Mengatasi Phase Noise Pada Local Oscillator

Farizi, Muhammad Ghozi (2024) Perancangan Pll Bertingkat Berbasis Fpga Pada Frekuensi 180 MHz Dan 2,8 GHz Untuk Mengatasi Phase Noise Pada Local Oscillator. Other thesis, Institut Teknologi Sepuluh Nopember.

Text Tugas Akhir - 5022201176 - Muhammad Ghozi Farizi.pdf - Accepted Version Restricted to Repository staff only until 1 October 2026. Download (2MB) | Request a copy

Abstract

Seiring perkembangan teknologi telekomunikasi, permintaan mengenai kebutuhan dalam berkomunikasi juga bertambah. Maka dari itu, diperlukan teknologi yang memadai untuk dapat menghasilkan teknologi telekomunikasi yang dapat memenuhi kebutuhan tersebut. Dalam menghasilkan teknologi yang memadai, terdapat juga permasalahan baru yang akan muncul. Hal yang perlu diperhatikan dalam menghasilkan teknologi yang memadai adalah komponen penyusun teknologi tersebut. Salah satu komponen yang perlu diperhatikan adalah oscillator. oscillator ini berfungsi untuk menghasilkan sinyal periodik yang dibutuhkan untuk memodulasikan sebuah sinyal informasi. Dalam praktiknya, terdapat permasalahan yang muncul ketika digunakan yaitu local oscillator ini tidak dapat menghasilkan sinyal yang stabil. Masalah tersebut dinamakan phase noise. Ketidakstabilan sebuah sinyal dapat merusak sebuah sinyal informasi sehingga tidak dapat dikirim dan diterima dengan baik. Untuk mengatasi adanya phase noise tersebut, maka terdapat komponen phase locked loop (PLL) sebagai pengoreksi sinyal yang dihasilkan oleh local oscillator sehingga dapat menghasilkan sinyal yang stabil. Selain itu permintaan desain dengan dua tingkat modulasi juga menjadi permasalahan dalam merancang struktur local oscillator dan PLL. Maka dari itu, pada penelitian ini diusulkan suatu studi mengenai penggunaan PLL untuk mengurangi terjadinya phase noise pada local oscillator tersebut. Pada proses penelitian ini akan dirangkai penggunaan PLL bertingkat untuk digunakan pada dua local oscillator yang akan membangkitkan sinyal pada frekuensi 180 MHz dan 2,8 GHz. pada rangkaian tersebut juga akan digunakan FPGA sebagai pengontrol kinerja PLL. Hasil dari penelitian ini merupakan desain arsitektur rangkaian PLL bertingkat berbasis FPGA dan analisis dari parameter kestabilan frekuensi yang dihasilkan dari rangkaian PLL tersebut.
=================================================================================================================================
Along with the development of telecommunication technology, the demand for communication needs also increases. Therefore, adequate technology is needed to be able to produce telecommunications technology that can meet these needs. In producing adequate technology, there are also new problems that will arise. Things that need to be considered in producing adequate technology are the components that make up the technology. One of the components that need to be considered is the oscillator. This oscillator functions to produce periodic signals needed to modulate an information signal. In practice, there are problems that arise when used, namely this local oscillator cannot produce a stable signal. The problem is called phase noise. The instability of a signal can damage an information signal so that it cannot be sent and received properly. To overcome the phase noise, there is a phase locked loop (PLL) component as a corrector of the signal generated by the local oscillator so that it can produce a stable signal. In addition, the design request with two modulation levels is also a problem in designing the structure of the local oscillator and PLL. Therefore, this research proposes a study on the use of PLL to reduce the occurrence of phase noise in the local oscillator. In this research process, the use of multistage PLL will be assembled to be used in two local oscillators that will generate signals at frequencies of 180 MHz and 2.8 GHz. FPGA will also be used in the circuit as a PLL performance controller. The results of this study are the architectural design of a multistage PLL circuit based on FPGA and an analysis of the frequency stability parameters generated from the PLL circuit.

Item Type:	Thesis (Other)
Uncontrolled Keywords:	FPGA, Local Oscillator, Phase Noise, PLL
Subjects:	T Technology > TK Electrical engineering. Electronics Nuclear engineering > TK6564 Radio transmitter-receivers T Technology > TK Electrical engineering. Electronics Nuclear engineering > TK7895.G36 Field programmable gate arrays--Design and construction. T Technology > TK Electrical engineering. Electronics Nuclear engineering > TK5101 Telecommunication T Technology > TK Electrical engineering. Electronics Nuclear engineering > TK5102.5 Modulation (Electronics), Demodulation (Electronics)
Divisions:	Faculty of Intelligent Electrical and Informatics Technology (ELECTICS) > Electrical Engineering > 20201-(S1) Undergraduate Thesis
Depositing User:	Muhammad Ghozi Farizi
Date Deposited:	29 Jul 2024 04:20
Last Modified:	29 Jul 2024 04:20
URI:	http://repository.its.ac.id/id/eprint/109315

Actions (login required)

View Item