PERMATA, OKTAVIA AYU (2016) IMPLEMENTASI HEVC CODEC PADA PLATFORM BERBASIS FPGA. Masters thesis, Institut Teknologi Sepuluh Nopember.
Preview |
Text
2213203019-Master_theses.pdf - Published Version Download (1MB) | Preview |
Abstract
High Efficiency Video Coding (HEVC) telah di desain sebagai standar
baru untuk beberapa aplikasi video dan memiliki peningkatan performa dibanding
dengan standar sebelumnya. Meskipun HEVC mencapai efisiensi coding yang
tinggi, namun HEVC memiliki kekurangan pada beban pemrosesan tinggi dan
loading yang berat ketika melakukan proses encoding video. Untuk meningkatkan
performa encoder, kami bertujuan untuk mengimplementasikan HEVC codec
pada Zynq 7000 AP SoC.
Kami mencoba mengimplementasikan HEVC menggunakan tiga desain
sistem. Pertama, HEVC codec di implementasikan pada Zynq PS. Kedua, encoder
HEVC di implementasikan dengan hardware/software co-design. Ketiga,
mengimplementasikan sebagian dari encoder HEVC pada Zynq PL. Pada
implementasi kami menggunakan Xilinx Vivado HLS untuk mengembangkan
codec.
Hasil menunjukkan bahwa HEVC codec dapat di implementasikan pada
Zynq PS. Codec dapat mengurangi ukuran video dibanding ukuran asli video pada
format H.264. Kualitas video hampir sama dengan format H.264. Sayangnya,
kami tidak dapat menyelesaikan desain dengan hardware/software co-design
karena kompleksitas coding untuk validasi kode C pada Vivado HLS. Hasil lain,
sebagian dari encoder HEVC dapat di implementasikan pada Zynq PL, yaitu
HEVC 2D IDCT. Dari implementasi kami dapat mengoptimalkan fungsi loop
pada HEVC 2D dan 1D IDCT menggunakan pipelining. Perbandingan hasil
antara pipelining inner-loop dan outer-loop menunjukkan bahwa pipelining di
outer-loop dapat meningkatkan performa dilihat dari nilai latency.
| Item Type: | Thesis (Masters) |
|---|---|
| Additional Information: | RTE 621.381 5 Per i |
| Uncontrolled Keywords: | Zynq, HEVC, Vivado HLS, SoC |
| Subjects: | T Technology > TK Electrical engineering. Electronics Nuclear engineering |
| Divisions: | Faculty of Industrial Technology > Electrical Engineering > 20101-(S2) Master Thesis |
| Depositing User: | Anis Wulandari |
| Date Deposited: | 22 Dec 2016 08:10 |
| Last Modified: | 27 Dec 2018 03:36 |
| URI: | http://repository.its.ac.id/id/eprint/1173 |
Actions (login required)
 |
View Item |