Sistem Sintesis Dan Analisis Rangkaian Elektronika Secara Terpadu Dengan Menggunakan Interface Bus IEEE 488

Widianarta, I Nengah (1998) Sistem Sintesis Dan Analisis Rangkaian Elektronika Secara Terpadu Dengan Menggunakan Interface Bus IEEE 488. Undergraduate thesis, Institut Teknologi Sepuluh Nopember.

[img]
Preview
Text
2292100064-Undergraduate-Theses.pdf - Published Version

Download (5MB) | Preview

Abstract

Pemakaian lnstrumen digital pada saat ini sudah mulai banyak, dan banyak dari instrumen tersebut dapat diprograrn dan dikontrol secara terpadu melaui host dalam hal ini adalah komputer.Sistem ini mempunyai bagian pengambilan data, pengolahan data dan pengiriman data ke komputer. Pada Tugas Akhir ini akan dibuat aplikasi dari pengiriman data baik dari komputer ke instrumen untuk mengontrol kerja peralatan maupun dari instrumen ke komputer sebagai data pengukuran. Sedangkan komputer melakukan pengaturan kerja instrumen dan pengolahan datanya. Untuk menghubungkan instrumen instrumen tersebut diperlukan cara interfacing instrumen instrumen tersebut ke komputer sehingga dapat dikontrol. Salah satu cara interface adalah dengan menggunakan standard interface bus IEEE488 yang dikenal dengan nama GPlB. Dengan meoggunakan standar ini maka semua peralatan atau penambahan peralatan yang baru akan tinggal pasang dan pengaturannya sama. Dalam Tugas Akhir ini akan dibuat interface dari iostrumen instrumen ke bus GPlB sehingga instrumen tersebut dikenali dan dapat menerima data dan mengirim data. Sebagai contoh aplikasinya dibuat suatu sistem yang berfungsi untuk melakukan tes terhadap suatu rangkaian sehingga bisa diketahui respon rangkaian tersebut. Untuk merealisasikan hal tersebut maka dibuat modul modul yang dihubungkan ke bus GPlB antara lain : sinyal generator, switch dan ADC.

Item Type: Thesis (Undergraduate)
Additional Information: RSE 621.381 5 Wid s
Subjects: T Technology > TK Electrical engineering. Electronics Nuclear engineering > TK5105 Data Transmission Systems
Divisions: Faculty of Industrial Technology > Electrical Engineering > (S1) Undergraduate Theses
Depositing User: Users 13 not found.
Date Deposited: 08 Nov 2017 08:06
Last Modified: 08 Nov 2017 08:06
URI: http://repository.its.ac.id/id/eprint/49099

Actions (login required)

View Item View Item